這個系列主要記錄我練習 IC Contest 題目的心得。我認為 IC Contest 是在完成 HDL bits 後很好的 Verilog 練習，這也幫助我更深入地理解數位 IC 在 PPA（Performance、Power、Area）之間的 Trade-off。 此篇文章以搭建流暢練習 IC Contest 的環境為主軸，涵蓋 EDA Tool 的取得、文字編輯器的插件、基礎的 Linux command 還有方便的腳本。 EDA Environment IC Contest 不僅考驗功能實現，某些年度還會根據設計的 PPA 進行評分，因此擁有一套能進行邏輯合成（Synthesis）的軟體是必要的。為了更深入地理解數位 IC，在某寶購買了 EDA